本文介绍了 system verilog 中静态数组、动态数组、队列作为函数参数传递的规则,以及 input、output、ref 关键字的规则。
先说明,sv 中的静态数组、动态数组、队列都是用一块内存存放,而他们的名字作为该内存的地址,这点应该和 c 一致,但 sv 里面没有指针的概念。
传递这种大片内存的值一般只有两种规则
但是 system verilog 里面关键字有三个,input、output、ref。
具体哪个对应哪个,我们来试一下。
以静态数组作为模板来试。
1 |
function void run(); |
1 |
function void f(input int a[2]); |
输出结果是:1 2
具体过程如下:
因此,input 是标准的值传递。
1 |
function void f(output int a[2]); |
输出结果是:3 0
具体过程如下:
因此,加 output,采用的是地址传递,确切的说是反向的地址传递,数组共有两份,函数内部看到的是新建的一份,并传递给函数调用处,因此,函数调用前看到的是第一份,函数调用后看到的是新建的那份。
1 |
function void f(ref int a[2]); |
输出结果是:3 2
具体过程如下:
因此,加 ref,采用的是标准的地址传递,只有一份数组,函数内部和调用处都是访问该空间。
对比来看,input 是将函数外面的值传递到函数里面,调用结束之后,函数里面的值就被丢弃了;out 是将函数里面的值传递到函数外面来,调用结束之后,函数外面的值就丢了;ref 是函数内部和外部看到的是同一份值,哪里改都会改。
另外,可以看出,采用 ref 关键字是占用内存最小的,因为只有一份数组,这样能提高效率。
如果传递的是动态数组或者队列,其结果是一模一样的,不另外作说明。
但是!!如果传递的是类,则会有点不一样。
1 |
class c; |
结果是:
3 2
3 2
可以看出,如果是传递类的话,使用 input 和 ref 是一样的,都是地址传递,而 output 和数组的结果是一样的。